verilator/test_regress/t/t_interface_virtual_timing.out
2023-12-04 22:11:07 -05:00

30 lines
487 B
Plaintext

vif1.data==dead
intf2.data==0000
vif1.data==dead
intf2.data==0000
intf2.data==beef
vif1.data==dead
intf2.data==beef
intf2.data==beef
vif1.data==cafe
intf2.data==beef
intf2.data==face
vif1.data==cafe
intf2.data==face
intf2.data==face
vif1.data==feed
intf2.data==face
intf2.data==deed
vif1.data==feed
intf2.data==deed
intf2.data==deed
vif1.data==deaf
intf2.data==deed
intf2.data==fafa
vif1.data==deaf
intf2.data==fafa
intf2.data==fafa
vif1.data==bebe
intf2.data==fafa
*-* All Finished *-*